崗位職責(zé):
1.根據(jù)UVM方法構(gòu)建testbench,負(fù)責(zé)IP,SOC系統(tǒng)及其子系統(tǒng)的驗(yàn)證方案輸出,以及驗(yàn)證環(huán)境的搭建。
2.負(fù)責(zé)制定測(cè)試方案,提取驗(yàn)證需求,編寫測(cè)試用例,分析功能/代碼覆蓋結(jié)果,收集分析覆蓋率數(shù)據(jù)。
3.負(fù)責(zé)開發(fā)各種驗(yàn)證模型及驗(yàn)證組件,制定IP驗(yàn)證計(jì)劃,保證驗(yàn)證準(zhǔn)確性和完整性。
4.負(fù)責(zé)IP功耗與性能分析驗(yàn)證。
5.與IP設(shè)計(jì)和相關(guān)團(tuán)隊(duì)人員溝通配合,完成IP驗(yàn)證與IP開發(fā)支撐工作。
任職資格:
1.本科及以上學(xué)歷,電子工程,微電子等相關(guān)專業(yè),3年以上IP驗(yàn)證經(jīng)驗(yàn)。
2.熟悉IP設(shè)計(jì)驗(yàn)證流程,有網(wǎng)絡(luò)交換,視頻編解碼,神經(jīng)網(wǎng)絡(luò)等驗(yàn)證經(jīng)驗(yàn)優(yōu)先。
3.能熟練使用VMM/OVM/UVM,Systemverilog搭建測(cè)試驗(yàn)證環(huán)境,編寫測(cè)試用例。
4.熟練使用主流EDA驗(yàn)證工具(VCS,Verdi)
5.工作上積極主動(dòng),善于思考和規(guī)劃,能夠主動(dòng)承擔(dān)責(zé)任,有良好的溝通表達(dá)能力和團(tuán)隊(duì)合作意識(shí)。