1、通信工程、電子工程、自動化等相關(guān)專業(yè)畢業(yè)，本科及以上學(xué)歷；?
2、從事FPGA設(shè)計(jì)與調(diào)試工作兩年經(jīng)歷以上；?
3、熟練掌握基于FPGA的設(shè)計(jì)流程，精通verilog或者VHDL語言，能夠完成從系統(tǒng)要求、架構(gòu)設(shè)計(jì)到詳細(xì)設(shè)計(jì)、代碼?設(shè)計(jì)、代碼仿真、程序調(diào)試和優(yōu)化等工作；?
4、熟練使用Altera程序開發(fā)工具及第三方仿真，綜合工具，要有實(shí)際項(xiàng)目經(jīng)驗(yàn)，并能獨(dú)立工作；?
5、要求工作認(rèn)真、仔細(xì)，有高度責(zé)任心和敬業(yè)精神，較好的專業(yè)素養(yǎng)，較強(qiáng)的動手能力，好學(xué)上進(jìn)，有團(tuán)隊(duì)精神，善于溝通。?
6、有過SDRAM，千兆MAC開發(fā)經(jīng)驗(yàn)的優(yōu)先考慮。?
7、相關(guān)專業(yè)優(yōu)先畢業(yè)生也可考慮
